STAGE CEA : Design Space Exploration: Evaluation & Optimization for Carbon Footprint of Chiplet-based Architectures for Sustainable VLSI

Le Commissariat à l’Energie Atomique et aux Energies Alternatives (CEA) est un acteur majeur en matière de recherche, de développement et d’innovation. Cet organisme de recherche technologique intervient dans trois grands domaines : l'énergie, les technologies pour l'information et la santé, et la défense. Reconnu comme un expert dans ses domaines de compétences, le CEA est pleinement inséré dans l'espace européen de la recherche et exerce une présence croissante au niveau international. Situé en île de France sud (Saclay), le Laboratoire d’Intégration des Systèmes et des Technologies (LIST) a notamment pour mission de contribuer au transfert de technologies set de favoriser l’innovation dans le domaine des systèmes de calcul parallèle. Ce stage se déroulera au sein du Laboratoire Environnement de Conception et Architectures (LECA) sur le site de Nano-Innov du CEA LIST.
Dans les domaines passionnants de conception d'architecture matérielle et d'optimisation des solutions pour le calcul intensive Haute performance (HPC) et l’Intelligence Artificielle (IA), le Laboratoire développe l’outil d’aide à la décision A-DECA (Automated Design space Exploration for Computing Architectures) pour l’optimisation des configurations d’une architecture SoC (System on Chip) à base de technique de Recherche Opérationnelle et de Machine Learning. L’évolution des demandes applicatifs de nos jours nous conduisent à s’orienter vers de nouvelles architectures type Chiplet permettant l’assemblage de plusieurs SoC afin d’augmenter les performances en terme de puissance de calcul, de densité et de capacités mémoire tout en réduisant la surface. Cependant, l’impact environnement de telles architectures doit d’une part être mesuré et d’autre part inclus dans les critères d’optimisation souvent multi-objectifs au moment de la conception. Le but de ce stage est de proposer des techniques efficaces d’exploration d’architectures types Chiplet qui permettent de minimiser l’empreinte carbone de ces architectures. Des problématiques telles que le partitionnement, le mapping et le scheduling interviennent. Ces aspects présentent de nombreux défis étant donné la combinatoire importante, ce qui en fait un champ de recherche très actif.

Le candidat devra d’abords s'approprier l'environnement et l'infrastructure existante, avec des exemples d'applications et d'architectures. Il sera également chargé de proposer une modélisation du problème, en tenant compte des aspects environnementaux, notamment l'empreinte carbone, et en s'appuyant sur des données métier et l’état de l’art. Par la suite, il aura l'opportunité de proposer et de mettre en oeuvre ses idées pour améliorer et enrichir l'outil, tout en augmentant sa capacité d'exploration grâce à de nouvelles fonctionnalités. Plusieurs benchmarks applicatifs et une plateforme de simulation permettront de tester et valider ces développements, ainsi que leur intégration dans l'outil A-DECA.
Cette démarche complète sera effectuée en collaboration avec l’équipe experte à la fois en optimisation combinatoire et en architecture. Ce stage représente une grande opportunité de contribuer activement à l'innovation au sein de notre organisation, aux côtés d'une équipe de chercheurs et d'ingénieurs qualifiés, tout en développant des compétences essentielles en recherche opérationnelle et la conception d’architectures innovantes. Les résultats pourront faire l’objet d’une publication dans une conférence internationale.

Le candidat recherché est en dernière année de master recherche ou diplôme ingénieur (bac+5). Des connaissances en optimisation combinatoire algorithmique, recherche opérationnelle, maching leaning, langages C/C++ et Python sont requises. Des connaissances en architectures de calcul, processeurs multi-coeurs seront appréciées également. Exigeant et investi, vous avez à coeur de proposer des solutions innovantes et de travailler dans un milieu à la pointe de la technologie qui vous permettra de répondre aux enjeux de demain. Le candidat devra être doté d’un bon relationnel et posséder la capacité de travailler en équipe et en autonomie. Le stage peut donner lieu à un recrutement dans l’équipe par la suite.

Niveau demandé & Durée : Bac+5 - Diplôme ingénieur / Master, 6 mois
Compétence : Connaissances en C/C++, architectures, Python
Pièces à fournir : CV + lettre de motivation + notes & classements

Contacts : Lilia Zaourar, Mohamed Benazouz, Lilia.Zaourar@cea.fr, Mohamed.Benazouz@cea.fr

Références :
[1] Delalot, V., Aktouf, C., Fritz, G., Gratreaux, B., Ali, N., & Zaourar, L. (2024). Towards Sustainable Electronic Design Automation Flow: A Joint Approach Based on Complexity Metrics. WiPiEC Journal-Works in Progress in Embedded Computing Journal, 10(2).
[2] Vincent Fu, Lilia Zaourar, Alix Munier-Kordon, and Marc Duranton. Design space exploration of hpc systems with random forest-basedbayesian optimization. InProceedings of the 16th Workshop on RapidSimulation and Performance Evaluation for Design, pages 9–15, 2024.
[3] Lilia Zaourar, Alice Chillet, and Jean-Marc Philippe. A-DECA: an auto-mated design space exploration approach for computing architectures todevelop efficient high-performance many-core processors. In2023 26thEuromicro Conference on Digital System Design (DSD), pages 756–763.IEEE, 2023