La ROADEF
La R.O.A.D
Evénements
Prix
Publications
Plus
Forums
Connexion
Livre blanc

Proposition de th

Forum 'Emplois' - Sujet créé le 2006-06-29

Sujet: optimisation combinatoire pour la DFT de haut-niveau.

L'entreprise DeFacTo, située à Moirans, développe des logiciels de conception testable dits de
DFT (Design For Test) implémentant les structures nécessaires au test de
circuit intégrés dès la spécification de haut-niveau du circuit. Dans ce
processus, certains choix, faits automatiquement par le
logiciel, peuvent impliquer un coût dans les étapes ultérieures du processus
de conception de circuit s'ils ne prennent pas en compte l’ensemble des
contraintes liées au déroulement complet d’un flot de conception de circuits
intégrés complexes.

L'objet de la thèse est l'identification, la modélisation, et la résolution
des problèmes combinatoires qui apparaissent naturellement dans ce contexte.
Parmi les spécificités de ce travail, il y a l'incertitude sur les critères
d'évaluation des solutions optimales - puisque les outils employés a l'issue
du processus peuvent varier d'un utilisateur à l'autre, et sont par ailleurs
difficiles à caractériser. L'étape de modélisation nécessitera donc une
attention particulière.

Un problème théorique sous-jacent, qui peut faire l'objet d'une étude
théorique en elle-même, est le partitionnement de structures combinatoires,
et en particulier le partitionnement de graphes et d'hypergraphes. Il serait
également intéressant de chercher à caractériser ce qui
fait la typicité des instances des problèmes combinatoires rencontrées dans
ce contexte, afin de développer des heuristiques rapides et de qualité, si
possible avec garantie de performance et de temps d'exécution.

Pour ce travail de recherche, la priorité sera donnée à des
méthodologies de DFT telles que le Scan et l’auto-test intégrés, qui sont
largement adoptées lors de la conception de circuits intégrés digitaux
complexes.

Le candidat recherché devra avoir une solide culture en recherche opérationnelle,
en théorie des graphes et en algorithmique. Un savoir-faire en programmation
est également attendu. Des éléments de culture en micro-électronique, bien qu'appréciés,
ne sont nullement requis.

La thèse se déroulera à mi-temps dans l'entreprise DeFacTo, et à mi-temps dans le laboratoire
Leibniz-INPG (Grenoble), pour satisfaire à la double-contrainte de contacts permanents avec l'entreprise
et avec le milieu académique.

Encadrement et contact: Yann Kieffer, laboratoire Leibniz-INPG; Yann (point) Kieffer (ar.) esisar (point) inpg (point) fr