Le 14/11/2014 par alm :
Ci-joint une offre de stage M2 bi-localisée entre le LIP6 (Paris) et l'IETR (Rennes).
Pour tout renseignement, contacter directement les encadrants : Alix.Munier@lip6.fr et Jean-Francois.Nezan@insa-rennes.fr
Sujet de stage M2: Vivacité et débit d'une classe de « Synchronous Dataflow Graph »modulaire.
Encadrants : Alix Munier-Kordon/Jean-François Nezan
Sujet de stage : La conception de systèmes embarqués est un processus complexe compte-tenu du nombre important de contraintes à respecter liées aux applications, au coût de développement et aux contraintes externes. Les systèmes visés sont des architectures multicoeurs ou manycoeurs. Développer des outils pour la conception pour ces systèmes est ainsi un champs de recherche très actif et qui doit s'attaquer à de nombreux défis.
Les « Synchronous DataFlow »(SDF en bref) [1] et ses extensions sont fréquemment utilisés pour décrire le comportement des applications, notamment dans le domaine du traitement numérique du signal et des images (Telecom, Compression vidéo). Un SDF est un graphe orienté dont les noeuds sont associés à des acteurs (ou tâches) et les arcs représentent des liens de communication (ou buffers). De plus, des poids entiers spécifient la quantité de données produite et consommée par les acteurs à chacune de leurs exécutions.
La plate-forme PREESM développée à l'IETR (l'Institut d'Electronique et de Télécommunications de Rennes) supporte les modèles « PiSDF »[3] qui permettent une description modulaire, hiérarchique et paramétrée d'une application. Le problème est que, pour évaluer si une application décrite par un PiSDF est exécutable sans blocage, ou pour en évaluer son débit, il faut aujourd'hui générer le SDF équivalent. Celui-ci est potentiellement de taille importante et la structure hiérarchique du PiSDF n'est pas exploitée par les outils d'évaluation.
Le but de ce stage est d'étudier l'extension possible d'un ensemble d'outils algorithmiques récents [2] pour évaluer la vivacité et des bornes du débit d'un SDF aux PiSDF en évitant la génération du SDF sous-jacent. L'intégration de ces algorithmes à la plate-forme PREESM est envisagée pour une évaluation expérimentale en fonction de l'état d'avancement du stage.
Le stage doit démarrer par une étude bibliographique pour se familiariser avec les SDF et les outils algorithmiques associés. Il devra alors se poursuivre sur l'étude de l'extension de ces outils aux PiSDF, son implantation dans la plate-forme PREESM et une évaluation expérimentale.
Compétences requises : Le stage est ouvert à des étudiants de M2 possédant de bonnes connaissances en algorithmique et en programmation.
Conditions du stage : Le stage est bi-localisé entre :
Le département SoC du LIP6, Université P. et M. Curie, Paris
Laboratoire IETR de L' Institut National des Sciences Appliquées, Rennes
Concrétement, le stagiaire sera basé à Paris ou à Rennes. Sa durée est de 5 à 6 mois et sera gratifié (approx. 417Euros/mois).
Références :
[1] Edward A. Lee and David G. Messerschmitt. Synchronous data flow. Proceeding of the IEEE, vol. 75(no. 9) :pp. 12351245, 1987.
[2] Olivier Marchetti and Alix Munier Kordon. Cyclic Scheduling for the Synthesis of Embedded Systems, chapter 6. Introduction to scheduling. Chapman and Hall/CRC Press, November 2009. ISBN : 978-1420072730.
[3] J. Piat, S.S. Bhattacharyya, and M. Raulet. Interface-based hierarchy for synchronous dataflow graphs. In Signal Processing Systems, 2009. SiPS 2009. IEEE Workshop on, pages 145150, Oct 2009.
Le 07/01/2015 par alm :
Bonsoir
Le stage a été pourvu à ce jour. Merci de ne plus envoyer de candidature.
Bien cordialement
Alix Munier Kordon
